- 相關(guān)推薦
EDA技術(shù)與VHDL第二版（潘松著）課后習(xí)題答案下載
《EDA技術(shù)與VHDL》實(shí)用性、應(yīng)用性強(qiáng)，適合作為高職高專(zhuān)類(lèi)院校的專(zhuān)業(yè)教材，也可供有關(guān)專(zhuān)業(yè)人員參考。下面是陽(yáng)光網(wǎng)小編整理的EDA技術(shù)與VHDL第二版（潘松著），以供大家閱讀。
EDA技術(shù)與VHDL第二版（潘松著）課后答案下載
點(diǎn)擊此處下載☞☞☞EDA技術(shù)與VHDL第二版（潘松著）課后答案☜☜☜
EDA技術(shù)與VHDL第二版（潘松著）：內(nèi)容簡(jiǎn)介
《EDA技術(shù)與VHDL》主要內(nèi)容有Altera公司可編程器件及器件的選用、QuartusⅡ開(kāi)發(fā)工具的使用;VHDL硬件描述語(yǔ)言及豐富的數(shù)字電路和電子數(shù)字系統(tǒng)EDA設(shè)計(jì)實(shí)例�！禘DA技術(shù)與VHDL》在取材和編排上，循序漸進(jìn)，并注重理論聯(lián)系實(shí)際。全書(shū)共分為9章：前3章闡述了Altera公司可編程器件CPLD和FPGA芯片的結(jié)構(gòu)及特點(diǎn)，以及EDA技術(shù)設(shè)計(jì)與開(kāi)發(fā)過(guò)程;第4、5章詳盡介紹了VHDL的基本語(yǔ)言和實(shí)用技術(shù)，以及QuartusⅡ開(kāi)發(fā)工具的使用;第6、7章列舉大量設(shè)計(jì)實(shí)例來(lái)介紹典型數(shù)字系統(tǒng)的設(shè)計(jì)方法，幫助讀者很好地掌握EDA的開(kāi)發(fā)設(shè)計(jì)方法;第8章通過(guò)介紹GW48-PK2/CK實(shí)驗(yàn)與開(kāi)發(fā)系統(tǒng)的使用方法，使讀者了解VHDL邏輯設(shè)計(jì)所必需的.硬件仿真和實(shí)驗(yàn)驗(yàn)證的方法與過(guò)程;第9章列出的實(shí)驗(yàn)程序均在QuartusⅡ開(kāi)發(fā)環(huán)境下通過(guò)了仿真，并在GW48-PK2/CK實(shí)驗(yàn)與開(kāi)發(fā)系統(tǒng)上通過(guò)了硬件測(cè)試，所選實(shí)例對(duì)大部分實(shí)驗(yàn)現(xiàn)象和結(jié)果進(jìn)行了詳細(xì)分析。
《EDA技術(shù)與VHDL》實(shí)用性、應(yīng)用性強(qiáng)，適合作為高職高專(zhuān)類(lèi)院校的專(zhuān)業(yè)教材，也可供有關(guān)專(zhuān)業(yè)人員參考。
EDA技術(shù)與VHDL第二版（潘松著）：圖書(shū)目錄
第1章 EDA技術(shù)概述
1.1 EDA技術(shù)及其發(fā)展
1.1.1 EDA技術(shù)的發(fā)展
1.1.2 EDA技術(shù)的涵義
1.1.3 EDA技術(shù)的基本特征
1.2 EDA技術(shù)的主要內(nèi)容及主要的EDA廠商
1.2.1 EDA技術(shù)的主要內(nèi)容
1.2.2 主要EDA廠商概述
1.3 EDA技術(shù)實(shí)現(xiàn)目標(biāo)
1.3.1 超大規(guī)模可編程邏輯器件
1.3.2 半定制或全定制ASIC
1.3.3 混合ASIC
1.4 EDA技術(shù)應(yīng)用
1.4.1 EDA技術(shù)應(yīng)用形式
1.4.2 EDA技術(shù)應(yīng)用場(chǎng)合
1.5 EDA技術(shù)的發(fā)展趨勢(shì)
1.5.1 可編程器件的發(fā)展趨勢(shì)
1.5.2 軟件開(kāi)發(fā)工具的發(fā)展趨勢(shì)
1.5.3 輸入方式的發(fā)展趨勢(shì)
本章小結(jié)
思考題和習(xí)題
第2章 大規(guī)�？删幊踢壿嬈骷�
2.1 可編程邏輯器件概述
2.1.1 PLD的發(fā)展進(jìn)程
2.1.2 PLD的種類(lèi)及分類(lèi)方法
2.2 簡(jiǎn)單可編程邏輯器件
2.2.1 PLD電路的表示方法及有關(guān)符號(hào)
2.2.2 PROM基本結(jié)構(gòu)
2.2.3 PLA基本結(jié)構(gòu)
2.2.4 PAL基本結(jié)構(gòu)
2.2.5 GAL基本結(jié)構(gòu)
2.3 復(fù)雜可編程邏輯器件
2.3.1 CPLD基本結(jié)構(gòu)
2.3.2 Altera公司器件
2.4 現(xiàn)場(chǎng)可編程邏輯器件
2.4.1 FPGA整體結(jié)構(gòu)
2.4.2 Xilinx公司FPGA器件
2.5 在系統(tǒng)可編程邏輯器件
2.5.1 ispLSl/pLSl的結(jié)構(gòu)
2.5.2 Lattice公司ispLSI系列器件
2.6 FPGA和CPLD的開(kāi)發(fā)應(yīng)用
2.6.1 CPLD和FPGA的編程與配置
2.6.2 FPGA和CPLD的`性能比較
2.6.3 FPGA和CPLD的
應(yīng)用選擇
本章小結(jié)
思考題和習(xí)題
第3章 EDA設(shè)計(jì)流程與開(kāi)發(fā)
3.1 EDA設(shè)計(jì)流程
3.1.1 設(shè)計(jì)輸入
3.1.2 綜合
3.1.3 適配
3.1.4 時(shí)序仿真與功能仿真
3.1.5 編程下載
3.1.6 硬件測(cè)試
3.2 ASIC及其設(shè)計(jì)流程
3.2.1 ASIC設(shè)計(jì)方法
3.2.2 一般的ASIC設(shè)計(jì)流程
3.3 可編程邏輯器件的開(kāi)發(fā)環(huán)境
3.4 硬件描述語(yǔ)言
3.5 IP核
本章小結(jié)
思考題和習(xí)題
第4章 硬件描述語(yǔ)言VHDL
4.1 VHDL概述
4.1.1 VHDL的發(fā)展歷程
4.1.2 VHDL的特點(diǎn)
4.2 VHDL程序基本結(jié)構(gòu)
4.2.1 實(shí)體
4.2.2 結(jié)構(gòu)體
4.2.3 庫(kù)
4.2.4 程序包
4.2.5 配置
4.3 VHDL基本要素
4.3.1 文字規(guī)則
4.3.2 數(shù)據(jù)對(duì)象
4.3.3 數(shù)據(jù)類(lèi)型
4.3.4 運(yùn)算操作符
4.3.5 VHDL結(jié)構(gòu)體描述方式
4.4 VHDL順序語(yǔ)句
4.4.1 賦值語(yǔ)句
4.4.2 IF語(yǔ)句
4.4.3 等待和斷言語(yǔ)句
4.4.4 cASE語(yǔ)句
4.4.5 LOOP語(yǔ)句
4.4.6 RETIARN語(yǔ)句
4.4.7 過(guò)程調(diào)用語(yǔ)句
4.4.8 REPORT語(yǔ)句
4.5 VHDL并行語(yǔ)句
4.5.1 進(jìn)程語(yǔ)句
4.5.2 塊語(yǔ)句
4.5.3 并行信號(hào)代人語(yǔ)句
4.5.4 并行過(guò)程調(diào)用語(yǔ)句
4.5.5 并行斷言語(yǔ)句
4.5.6 參數(shù)傳遞語(yǔ)句
4.5.7 元件例化語(yǔ)句
本章小結(jié)
思考題和習(xí)題
第5章 QuartusⅡ軟件及其應(yīng)用
5.1 基本設(shè)計(jì)流程
5.1.1 建立工作庫(kù)文件夾和編輯設(shè)計(jì)文件
5.1.2 創(chuàng)建工程
5.1.3 編譯前設(shè)計(jì)
5.1.4 全程編譯
5.1.5 時(shí)序仿真
5.1.6 應(yīng)用RTL電路圖觀察器
5.2 引腳設(shè)置和下載
5.2.1 引腳鎖定
5.2.2 配置文件下載
5.2.3 AS模式編程配置器件
5.2.4 JTAG間接模式編程配置器件
5.2.5 USBBlaster編程配置器件使用方法
本章小結(jié)
思考題和習(xí)題
第6章 VHDL應(yīng)用實(shí)例
6.1 組合邏輯電路設(shè)計(jì)
6.1.1 基本門(mén)電路設(shè)計(jì)
6.1.2 譯碼器設(shè)計(jì)
6.1.3 數(shù)據(jù)選擇器設(shè)計(jì)
6.1.4 三態(tài)門(mén)設(shè)計(jì)
6.1.5 編碼器設(shè)計(jì)
6.1.6 數(shù)值比較器設(shè)計(jì)
6.2 時(shí)序邏輯電路設(shè)計(jì)
6.2.1 時(shí)鐘信號(hào)和復(fù)位信號(hào)
6.2.2 觸發(fā)器設(shè)計(jì)
6.2.3 寄存器和移位寄存器設(shè)計(jì)
6.2.4 計(jì)數(shù)器設(shè)計(jì)
6.2.5 存儲(chǔ)器設(shè)計(jì)
6.3 綜合實(shí)例——數(shù)字秒表的設(shè)計(jì)
本章小結(jié)
思考題和習(xí)題
第7章 狀態(tài)機(jī)設(shè)計(jì)
7.1 一般有限狀態(tài)機(jī)
7.1.1 數(shù)據(jù)類(lèi)型定義語(yǔ)句
7.1.2 為什么要使用狀態(tài)機(jī)
7.1.3 一般有限狀態(tài)機(jī)的設(shè)計(jì)
7.2 Moore型有限狀態(tài)機(jī)設(shè)計(jì)
7.2.1 多進(jìn)程有限狀態(tài)機(jī)
7.2.2 單進(jìn)程有限狀態(tài)機(jī)
7.3 Mealy型有限狀態(tài)機(jī)
7.4 狀態(tài)編碼
7.4.1 狀態(tài)位直接輸出型編碼
7.4.2 順序編碼
7.4.3 一位熱碼編碼
7.5 狀態(tài)機(jī)處理
本章小結(jié)
思考題和習(xí)題
第8章 EDlA實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)
8.1 GW48型實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)原理與應(yīng)用
8.1.1 系統(tǒng)性能及使用注意事項(xiàng)
8.1.2 GW48系統(tǒng)主板結(jié)構(gòu)與使用方法
8.2 實(shí)驗(yàn)電路結(jié)構(gòu)圖
8.2.1 實(shí)驗(yàn)電路信號(hào)資源符號(hào)圖說(shuō)明
8.2.2 各實(shí)驗(yàn)電路結(jié)構(gòu)圖特點(diǎn)與適用范圍簡(jiǎn)述
8.3 GW48CK/GK/EK/PK2系統(tǒng)信號(hào)名與芯片引腳對(duì)照表
本章小結(jié)
思考題和習(xí)題
第9章 EnA技術(shù)實(shí)驗(yàn)
實(shí)驗(yàn)一：全加器的設(shè)計(jì)
實(shí)驗(yàn)二：4位加減法器的設(shè)計(jì)
實(shí)驗(yàn)三：基本D觸發(fā)器的設(shè)計(jì)
實(shí)驗(yàn)四：同步清零計(jì)數(shù)器的設(shè)計(jì)
實(shí)驗(yàn)五：基本移位寄存器的設(shè)計(jì)串人/串出移位寄存器
實(shí)驗(yàn)六：同步預(yù)置數(shù)串行輸出移位寄存器的設(shè)計(jì)
實(shí)驗(yàn)七：半整數(shù)分頻器的設(shè)計(jì)
實(shí)驗(yàn)八：音樂(lè)發(fā)生器的設(shè)計(jì)
實(shí)驗(yàn)九：交通燈控制器的設(shè)計(jì)
實(shí)驗(yàn)十：數(shù)字時(shí)鐘的設(shè)計(jì)
【EDA技術(shù)與VHDL第二版潘松著課后習(xí)題答案下載】相關(guān)文章：
EDA技術(shù)與VHDL第三版（黃繼業(yè)著）課后習(xí)題答案下載04-02
EDA技術(shù)實(shí)用教程第三版（潘松著）課后答案下載04-02
EDA技術(shù)及應(yīng)用教程（秦春斌著）課后習(xí)題答案下載04-02
電氣控制技術(shù)基礎(chǔ)（潘再平著）課后習(xí)題答案下載04-02
測(cè)試技術(shù)（張春華著）課后習(xí)題答案下載04-02
高等幾何第二版(朱德祥著)課后習(xí)題答案下載04-02
化工原理第二版上冊(cè)(柴誠(chéng)敬著)課后習(xí)題答案下載04-03